首页 > 标签:异步FIFO的Verilog实现异步fifo满信号高两位